Soustrait le deuxième opérande (le registre snd) du premier opérande (soit si4 ou imm16). Change le bit de retenue selon le résultat : à 1 si une retenue signée s'est produite, à 0 sinon (?). En interne, cela utilise le mécanisme de l'instruction SUB mais aucun résultat n'est écrit dans le banc de registres.
De plus, lorsque les deux opérandes sont égaux, Eq est mis à 1 (sinon il est remis à 0) et vous pouvez utiliser les prédicats EQ (EQual) et NEQ (Not EQual) pour conditionner l'exécution des prochaines instructions.
L'instruction CMPU est identique mais effectue une comparaison non signée.